<?xml version="1.0" encoding="UTF-8"?>
<rss version="2.0">
<channel>
<title>Поляков А. К.  -Портал SamoLit.com</title>
<link>https://samolit.com/authors/22143/</link>
<description>СамоЛит - сайт независимых авторов</description>
<lastBuildDate></lastBuildDate>
<image>
<url>https://samolit.com/gif/samolit_logo.png</url>
<link>https://samolit.com</link>
<title>Портал SamoLit.com</title>
</image>
<item>
<title>А. К. Поляков &amp;laquo;Языки VHDL и VERILOG в проектировании цифровой аппаратуры&amp;raquo; - Книги на SamoLit.com</title>
<link>https://samolit.com/books/70725/</link>
<description><![CDATA[ Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language – HDL) – Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем.  Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов.  В приложение вынесены справочные данные по языкам VHDL и VERILOG.  Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств. ]]></description>
<author>А. К. Поляков</author>
<pubDate>Tue, 30 Jun 2015 15:10:00 +0000</pubDate>
</item>
</channel>
</rss>